Contents

AN4253

4/44

DocID024255 Rev 2

7.8.2

Code sequence . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 29

8

RAM initialization . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 30

8.1

Init whole RAM . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 30

8.1.1

Code sequence . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 30

9

Application ‘asm’ startup . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 31

10

Application ‘C’ startup . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 32

Appendix A

asm examples . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 33

A.1

Symbol defines . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 33

A.2

Core register init (LSM) . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 34

A.3

MMU entry configuration . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 35

A.4

SSCM HW configuration check . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 35

A.5

FCCU handling block . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 36

A.6

RGM block. . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 37

A.7

Safe mode block . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 38

A.8

AIPS protection . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 39

A.9

Cache memory initialization . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 39

A.10

Branch prediction . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 39

A.11

Clock system initialization . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 39

A.12

Software Watchdog Timer (SWT) disable . . . . . . . . . . . . . . . . . . . . . . . . . 41

A.13

Init whole RAM . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 41

Appendix B

Further information . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 42

B.1

Reference documents . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 42

B.2

Acronyms . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 42

Revision history . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 43